Afin de raccourcir le cycle de conception d'un système VLSI, il est nécessaire de pouvoir estimer les performances (temps, coût, consommation) de différentes solutions architecturales et algorithmiques au niveau d'abstraction le plus élevé. Nous présentons une nouvelle approche d'estimation dynamique de la complexité matérielle, appliquée aux architectures pipelines sous contrainte de temps. Elle se situe au niveau algorithmique, tout en restant indépendante de la méthode de synthèse qui sera choisie ultérieurement. Nous employons une méthode probabiliste prenant en compte réellement les contraintes entre opérations, dans le but de guider le choix des transformations et des algorithmes impliqués dans la spécification. Enfin, nous présentons des résultats d'estimation, et les comparons avec des résultats de synthèse architecturale....

Les contraintes imposées aux applications temps réel des systèmes d'électronique embarquée sont d'une part la réduction de surface et d'autre part la réduction de consommation. La conception d'architectures utilisant des opérateurs en précision finie permet d'optimiser ces contraintes. En effet, nous pouvons obtenir, à l'aide de la méthode présentée, intégrée à un outil de synthèse architecturale, des ASICs possédant un ou plusieurs chemins de traitement de données à des formats différents, optimisés pour une contrainte de rapport signal à bruit de calcul. Cet article présente une méthode d'aide au dimensionnement des chemins de données ce qui nécessite une étude des problèmes de débordement et une analyse de la puissance de bruit de calcul. Cette méthode d'adéquation algorithme architecture sera illustrée par une application de traitement non récursif (FFT), puis par une application de traitement récursif (Filtre à Réponse Impulsionnelle Infinie). Associée à un outil de synthèse haut niveau, cette méthode nous permet de répondre au mieux aux contraintes de la conception....