5 - Algorithmes de traitement d'image et réseaux systoliques

Show full item record

Files in this item

PDF 005.PDF TEXTE.pdf 497.8Kb

Pour citer ce document :
URI: http://hdl.handle.net/2042/2303
Title: 5 - Algorithmes de traitement d'image et réseaux systoliques
Author: FOUQUES, Michel; SAMY, Roger
Abstract: Cet article présente l'architecture d'un circuit réalisant l'opération de convolution bidimensionnelle, dans le cas usuel d'un masque de dimension 3 x 3 . Les contraintes d'intégrabilité (sous forme d'un composant VLSI) ont amené à choisir une architecture systolique à deux niveaux - association systolique de cellules élémentaires de multiplication-addition de mots binaires ; - association systolique de microcellules opérant sur les bits .
Description: This paper describes the architecture of a chip for performing the 2 D convolution. The systolic architecture proposed by H . T. Kung (1] has been chosen for the array of basic cells but a second level of systolic architecture has been introduced with the internai structure of a basic cell . The basic cell performs multiplication/accumulation in a serial way with a systolic architecture at the bit level.
Subject: Convolution 2D, architecture systolique, intégration VLSI; 2 D convolution, Systolic architecture, VLSI integration
Publisher: GRETSI, Saint Martin d'Hères, France
Date: 1985

This item appears in the following Collection(s)

Show full item record





Advanced Search