5 - Systolic Ring : une nouvelle approche pour les architectures reconfigurables dynamiquement

Show simple item record

dc.contributor.author SASSATELLI (Gilles) en_US
dc.contributor.author BENOIT (Pascal) en_US
dc.contributor.author TORRES (Lionel) en_US
dc.contributor.author CAMBON (Gaston) en_US
dc.contributor.author GALY (Jérome) en_US
dc.contributor.author ROBERT (Michel) en_US
dc.contributor.author DIOU (Camille) en_US
dc.date.accessioned 2005-07-25T14:06:20Z
dc.date.available 2005-07-25T14:06:20Z
dc.date.issued 2002 en_US
dc.identifier.citation Traitement du Signal [Trait. Signal], 2002, Vol. 19, N° 4, p. 293-313 en_US
dc.identifier.issn 0765-0019 en_US
dc.identifier.uri http://hdl.handle.net/2042/2214
dc.description Motivated by the growing requirements in performances which the current architectures will not soon be able any more to face, this article presents a new approach for the design of digital signal processing IC. Having expressed the problem, we underline the respective limitations of the classic structures such as processors and FPGA, and we present hybrid architecture of these two families presenting a level of unprecedented performances. We detail the principles of dynamical reconfiguration on which our architecture is based, then present comparative results on a well known multimedia applications algorithm (DCT algorithm). Finally we describe the results obtained by fast prototyping and the current works concerning the problems of compilation targeting of our architecture.
dc.description.abstract Motivé par les exigences grandissantes en puissance de traitement auxquelles les architectures actuelles ne seront bientôt plus à même de faire face, cet article présente une nouvelle approche pour la réalisation de circuits à caractère traitement du signal. Après avoir énoncé le problème, nous soulignerons les limitations respectives des structures classiques telles que processeurs et FPGA, et présenterons une architecture hybride de ces deux familles affichant un niveau de performances sans précédent. Nous détaillerons les principes de reconfiguration dynamique sur lesquels notre architecture est basée, puis présenterons des résultats comparatifs sur un algorithme caractéristique des applications multimédia (DCT). Enfin nous exposerons les résultats obtenus par prototypage de la structure ainsi que les travaux en cours concernant les problématiques de compilation ciblant notre architecture. en_US
dc.format.extent 52628 bytes
dc.format.mimetype application/pdf
dc.language.iso en_US
dc.publisher GRETSI, Saint Martin d'Hères, France en_US
dc.relation.ispartofseries Traitement du Signal
dc.rights http://irevues.inist.fr/utilisation en_US
dc.source Traitement du Signal [Trait. Signal], ISSN 0765-0019, 2002, Vol. 19, N° 4, p. 293-313 en_US
dc.subject.cnrs Processeur signal numérique en_US
dc.subject.cnrs Architecture reconfigurable en_US
dc.subject.cnrs Conception circuit en_US
dc.subject.cnrs Réseau porte programmable en_US
dc.subject.cnrs Réseau systolique en_US
dc.subject.cnrs Transformation cosinus discrète en_US
dc.title 5 - Systolic Ring : une nouvelle approche pour les architectures reconfigurables dynamiquement en_US
dc.title.alternative Systolic Ring: A new approach for dynamical reconfigurable architectures en_US
dc.type Article en_US
dc.contributor.affiliation LIRMM, UMR C5506, Université Montpellier II, 161 Rue ADA, 34392 Montpellier en_US
dc.contributor.affiliation LICM-CLOES, Université de Metz, 7 rue Marconi, 57070 Metz en_US


Files in this item

PDF Torres Sassatelli….pdf 18.69Mb

This item appears in the following Collection(s)

Show simple item record





Advanced Search