4 - Architectures rapides dynamiquement reconfigurables des filtres numériques récursifs 1-D et 2-D

Show simple item record

dc.contributor.author CHIKOUCHE (D.) en_US
dc.contributor.author BEKKA (R. E.) en_US
dc.date.accessioned 2005-07-22T09:44:53Z
dc.date.available 2005-07-22T09:44:53Z
dc.date.issued 1999 en_US
dc.identifier.citation Traitement du Signal [Trait. Signal], 1999, Vol. 16, N° 2, p. 145-156 en_US
dc.identifier.issn 0765-0019 en_US
dc.identifier.uri http://hdl.handle.net/2042/2104
dc.description In this paper, we consider the array processors implementation of the infinite impulse response (11R)1-D and 2-D digital filters that require recursive computations . We use the state space representation to obtain, in a straight forward manner, efficient implementation via dynamically switchable systolic arrays (cylindrical type) of 1 -D direct realisation . This direct description leads to reduce the computation speed and the throughput rate . In order to improve, in a general way, the throughput rate performance of recursive filtering arrays, the solution proposed, in this paper, is based on the CTP decomposition technique of Porter which transforms the matrix-column product on a triple matrix product . It is shown in this work that this technique allows a realisation of IIR filters via dynamically reconfigurable cylindrical architectures that are much faster. However, this throughput improvement is obtained in the cost of a hardware complexity . The use of a sparse matrix of the tridiagonal type with the CTP decomposition permits a significant improvement of the hardware complexity of recursive filter arrays .
dc.description.abstract L'objectif de ce travail consiste à développer des architectures systoliques, aussi performantes que possible, pour des filtres numériques RII 1-D et 2-D nécessitant des calculs récursifs. La mise en oeuvre directe des filtres RII sur les réseaux systoliques (type cylindrique) dynamiquement commutables est obtenue en les décrivant par des opérations matricielles dans l'espace d'état. Cependant, cette réalisation systolique engendre une latence proportionnelle à l'ordre du filtre. Pour améliorer d'une manière générale les performances en débit de données des réseaux de filtrage récursif, la solution proposée dans cet article repose sur la décomposition CTP de Porter qui transforme le produit d'une matrice par une colonne en un produit de trois matrices. Nous montrons que cette décomposition permet de réaliser des filtres RII par des structures cylindriques dynamiquement reconfigurables plus rapides. Néanmoins, le gain en débit de données est obtenu au détriment de la complexité de mise en œuvre. La version améliorée de la technique de décomposition CTP est appliquée aux filtres RII 1-D représentés par des matrices creuses du type fridiagonale dans l'espace d'état. Ce dernier algorithme permet une amélioration significative de la complexité matérielle. en_US
dc.format.extent 52628 bytes
dc.format.mimetype application/pdf
dc.language.iso en_US
dc.publisher GRETSI, Saint Martin d'Hères, France en_US
dc.relation.ispartofseries Traitement du Signal
dc.rights http://irevues.inist.fr/utilisation en_US
dc.source Traitement du Signal [Trait. Signal], ISSN 0765-0019, 1999, Vol. 16, N° 2, p. 145-156 en_US
dc.subject.cnrs Filtre numérique en_US
dc.subject.cnrs Traitement signal en_US
dc.subject.cnrs Filtrage récursif en_US
dc.subject.cnrs Produit matrice en_US
dc.subject.cnrs Processeur tableau en_US
dc.subject.cnrs Réseau systolique en_US
dc.subject.cnrs Espace état en_US
dc.subject.cnrs Matrice creuse en_US
dc.title 4 - Architectures rapides dynamiquement reconfigurables des filtres numériques récursifs 1-D et 2-D en_US
dc.title.alternative Fast dynamically reconfigurable architectures for 1-D and 2-D recursive digital filters en_US
dc.type Article en_US
dc.contributor.affiliation Institut d'Electronique, Université de Sétif, 19000 Sétif en_US


Files in this item

PDF 004.PDF TEXTE.pdf 988.8Kb

This item appears in the following Collection(s)

Show simple item record





Advanced Search