02 - Modèle unifié pour la conception conjointe logiciel-matériel

Show simple item record

dc.contributor.author LAVARENNE (C.) en_US
dc.contributor.author SOREL (Y.) en_US
dc.date.accessioned 2005-07-22T09:25:45Z
dc.date.available 2005-07-22T09:25:45Z
dc.date.issued 1997 en_US
dc.identifier.citation Traitement du Signal [Trait. Signal], 1997, Vol. 14, N° 6-NS, p. 569-578 en_US
dc.identifier.issn 0765-0019 en_US
dc.identifier.uri http://hdl.handle.net/2042/2026
dc.description A unified model of factorized graphs is proposed for the specification and the optimization of real-time embedded application s based on architectures composed of processors and/or specific circuits . First, a graph of operations partially ordered by their data dependencies is used to specify the algorithm and hence its potential parallelism, independently of hardware constraints . Then , it is shown how this dependence graph may be transformed by different kinds of factorization to obtain an implementation, a s specific circuits or as a specialized executive distributed on several processors . Finally, basic principles of optimization are give n for minimizing hardware resources while satisfying real-time constraints . In prospect, this unified approach is expected to be used for optimized software-hardware co-design .
dc.description.abstract On propose un modèle unifié de graphes factorisés, pour spécifier et optimiser des applications temps réel embarquées, basées sur des architectures composées de processeurs et/ou de circuits spécialisés. Tout d'abord on utilise un graphe de dépendances de données entre opérations pour spécifier l'ordre partiel des opérations de l'algorithme et donc son parallélisme potentiel, indépendamment des contraintes matérielles. On montre ensuite comment ce graphe peut être transformé par différentes formes de factorisation pour aboutir à une implantation sous forme de circuits spécialisés ou d'un exécutif spécialisé distribué sur des processeurs. Enfin on donne les principes de base de l'optimisation visant à minimiser les ressources matérielles tout en respectant les contraintes temps réel. On présente en perspective comment cette approche unifiée pourra conduire à l'optimisation de la conception conjointe logiciel-matériel. en_US
dc.format.extent 52628 bytes
dc.format.mimetype application/pdf
dc.language.iso en_US
dc.publisher GRETSI, Saint Martin d'Hères, France en_US
dc.relation.ispartofseries Traitement du Signal
dc.rights http://irevues.inist.fr/utilisation en_US
dc.source Traitement du Signal [Trait. Signal], ISSN 0765-0019, 1997, Vol. 14, N° 6-NS, p. 569-578 en_US
dc.subject.cnrs Conception en_US
dc.subject.cnrs Application en_US
dc.subject.cnrs Temps réel en_US
dc.subject.cnrs Synthèse circuit en_US
dc.subject.cnrs Implantation en_US
dc.subject.cnrs Optimisation en_US
dc.subject.cnrs Parallélisme en_US
dc.subject.cnrs Multiprocesseur en_US
dc.subject.cnrs Système informatique en_US
dc.subject.cnrs Génie logiciel en_US
dc.subject.cnrs Graphe fini en_US
dc.subject.cnrs Ordonnancement en_US
dc.subject.cnrs Graphe factorisé en_US
dc.subject.cnrs Application embarquée en_US
dc.subject.cnrs Logiciel matériel en_US
dc.title 02 - Modèle unifié pour la conception conjointe logiciel-matériel en_US
dc.title.alternative A unified model for software-hardware co-design en_US
dc.type Article en_US
dc.contributor.affiliation INRIA Rocquencourt, B.P.105, 78153 Le Chesnay en_US


Files in this item

PDF 002.PDF TEXTE.pdf 1.095Mb

This item appears in the following Collection(s)

Show simple item record





Advanced Search