02 - Le calculateur CAPITAIN : 600 MIPS pour l'imagerie temps réel

Show full item record

Files in this item

PDF 002.PDF TEXTE.pdf 1.131Mb

Pour citer ce document :
URI: http://hdl.handle.net/2042/1341
Title: 02 - Le calculateur CAPITAIN : 600 MIPS pour l'imagerie temps réel
Author: GAILLAT, Gérard
Abstract: L'architecture du calculateur parallèle CAPITAN est décrite dans cet article, notamment sa structure d'échange entre processeurs et avec les mémoires. Sa capacité d'accueil des circuits présents et futurs de traitement du signal est en particulier mise en valeur . Ses performances sont ensuite analysées dans le cas de l'utilisation du processeur TMS-32 0 comme élément de base. Il en ressort que CAPITAN peut soit être couplé à un calculateur hôte et se comporte r comme un calculateur vectoriel de très hautes performances, soit constituer, en tant que logique flexible, le coeur d'une chaîne temps réel de traitement d'image . L'article se termine en passant en revue un certain nombre de ses applications potentielles . Pour chacune d'entre elles, une configuration est proposée et analysée . La variété des exemples choisis , empruntés aux domaines du traitement d'image, du signal, de la reconnaissance des formes et de la résolution d'équations aux dérivées partielles illustre la souplesse d'adaptation de la machine et démontre son aptitude à concurrencer les systèmes câblés au regard des critères volume, performance, puissance dissipée .
Description: The architecture of the CAPITAN parallel processor is described in this paper, in particular its processor memory interconnection network . Its ability to incorporate present and future signal processing chips is emphasized . Its performances are then analyzed assuming TMS-320 as basic processing element . It comes out that CAPITAN can be either linked to a host computer and act as a very high performances array processor or constitute, as flexible hardware, the heart of a real time image processing device . Finally some potential applications are analyzed . For each one, a configuration is proposed and discussed . The wide range of chosen examples which are taken from image and signal processing, pattern recognition and partial derivative equation fields illustrates machine adaptability and demonstrates that it is a cost and power consumption effective alternative to application dedicated hardware .
Subject: Calculateur parallèle MIMD; bus en anneau; reconfigurabilité; structure d'accueil pour microprocesseurs de traitement du signal et pour CITGV; traitement du signal; traitement du signal; équations aux dérivées partielles; Parallel MIMD processor; ring bus; reconfigurability; welcome structure for digital signal processors and for VHSIC's; signal processing; partial derivative equations; image processing
Publisher: GRETSI, Saint Martin d'Hères, France
Date: 1984

This item appears in the following Collection(s)

Show full item record





Advanced Search