Comparaison performances/complexité de décodeurs de codes BCH utilisés en turbo-décodage

Show full item record

Files in this item

PDF ARTI1236.pdf 1.428Mb

Pour citer ce document :
URI: http://hdl.handle.net/2042/12927
Title: Comparaison performances/complexité de décodeurs de codes BCH utilisés en turbo-décodage
Author: KEROUEDAN, Sylvie; ADDE, Patrick; FERRY, Pascale
Abstract: Cet article propose une étude comparée entre algorithme et architecture en vue de l'implantation sur silicium et plus particulièrement sur FPGA d'un circuit de turbo-décodage de codes BCH(128,120,4). L'utilisation du langage C - pour les simulations - et du VHDL - pour la synthèse - permettent de comparer les performances et la complexité du circuit en fonction de quelques paramètres essentiels au déroulement de l'algorithme de décodage comme le nombre de bits de quantification, le nombre de concurrents et le nombre de vecteurs de tests.
Publisher: GRETSI, Groupe d’Etudes du Traitement du Signal et des Images
Date: 1999

This item appears in the following Collection(s)

Show full item record





Advanced Search