Efficient hardware réalization of 16×16 discrète cosine transform

Show simple item record

dc.contributor.author WU, Herb-Dee -
dc.contributor.author HSU, Chau-Yun -
dc.date.accessioned 2007-11-30T09:28:42Z
dc.date.available 2007-11-30T09:28:42Z
dc.date.issued 1991 en_US
dc.identifier.uri http://hdl.handle.net/2042/11658
dc.description.abstract La transformation discrète de cosinus à deux dimensions (2-D DCT) a été largement appliquée dans la compression des signaux d'images et de vidéo. L'emploi direct dans le hardware du 16x16 DCT exige plusieurs multiplicateurs. Puisque le circuit de multiplicateurs est très complexe, nous proposons un hardware efficace realisant le 16x16 DCT. Nous présentons ici une architecture exigeant aucun multiplicateur. Une architecture concomittante pour un 16x16 DCT qui emploie l'algorithme de coefficient de différence permuté est aussi présenté. Les avantages de cette nouvelle architecture sont les suivants: grande rapidité, haute précision, et hardware efficace. Son efficacité pour 16x16 DCT a été démontrée en se servant de la simulation de longueurs de mots limitées. Les résultats montrent que notre technique nouvelle est très utile pour la compression d'images numériques. fr
dc.format.extent 254961 bytes
dc.format.mimetype application/pdf
dc.language.iso fr en_US
dc.publisher GRETSI, Groupe d’Etudes du Traitement du Signal et des Images en_US
dc.relation.ispartof 13° Colloque sur le traitement du signal et des images, FRA, 1991 fr
dc.rights http://irevues.inist.fr/utilisation fr
dc.source 13° Colloque sur le traitement du signal et des images, 1991 ; p. 1165-1168 fr
dc.title Efficient hardware réalization of 16×16 discrète cosine transform fr
dc.type conference-meeting-part en_US
dc.contributor.affiliation M200, Bldg. 11, 195 Sec. 4, Chung Hsing Rd, Chutung, Hsinchu, 31015, TWN fr


Files in this item

PDF AR18_5.pdf 254.9Kb

This item appears in the following Collection(s)

Show simple item record





Advanced Search