Efficient hardware réalization of 16×16 discrète cosine transform

Show full item record

Files in this item

PDF AR18_5.pdf 254.9Kb

Pour citer ce document :
URI: http://hdl.handle.net/2042/11658
Title: Efficient hardware réalization of 16×16 discrète cosine transform
Author: WU, Herb-Dee; HSU, Chau-Yun
Abstract: La transformation discrète de cosinus à deux dimensions (2-D DCT) a été largement appliquée dans la compression des signaux d'images et de vidéo. L'emploi direct dans le hardware du 16x16 DCT exige plusieurs multiplicateurs. Puisque le circuit de multiplicateurs est très complexe, nous proposons un hardware efficace realisant le 16x16 DCT. Nous présentons ici une architecture exigeant aucun multiplicateur. Une architecture concomittante pour un 16x16 DCT qui emploie l'algorithme de coefficient de différence permuté est aussi présenté. Les avantages de cette nouvelle architecture sont les suivants: grande rapidité, haute précision, et hardware efficace. Son efficacité pour 16x16 DCT a été démontrée en se servant de la simulation de longueurs de mots limitées. Les résultats montrent que notre technique nouvelle est très utile pour la compression d'images numériques.
Publisher: GRETSI, Groupe d’Etudes du Traitement du Signal et des Images
Date: 1991

This item appears in the following Collection(s)

Show full item record





Advanced Search